El objetivo de esta práctica es estudiar las características de los latch, Flip-Flops, y registros.

...

5. Programe la tarjeta DE0 con su diseño y pruebe su correcto funcionamiento

[pic 5]

Parte IV

La Figura 6.a muestra un circuito con tres elementos de almacenamiento distintos: un latch tipo D con entrada de habilitación, un Flip-Flops tipo D con disparo positivo, y un Flip-Flops tipo D con disparo negativo.

[pic 6]

[pic 7]

Implemente y simule este circuito usando Quartus II siguiendo los pasos listados a continuación:

1. Cree un nuevo proyecto.

2. Escriba un programa en VHDL para los tres elementos de almacenamiento. Para esta parte no esnecesario que siga usando la directiva keep (incluida en la instrucción ATTRIBUTE) en su código. El código mostrado en la Figura 7 describe el latch tipo D con entrada de habilitación usando un estilo de programación conductual, donde no se involucra la ecuación booleana del circuito, solo su comportamiento. El circuito sintetizado a partir del código mencionado, se implementa usando solo un elemento LUT (abreviatura del inglés LookUp Table) de cuatro entradas. Use el mismo estilo de programación para describir los Flip-Flops restantes de la Figura 6a.

3. Compile su proyecto y use la herramienta Modelsim para examinar el circuito implementado.

4. Cree un archivo de formas de onda para la simulación de su proyecto. Asigne las formas de onda mostradas en la Figura 6.b a las entradas D y Clock de su proyecto y use la herramienta de simulación para obtener las formas de onda correspondientes a las tres salidas. Observe el diferente comportamiento de los tres elementos.

[pic 8]

Parte V

Diseñe un circuito que despliegue el valor hexadecimal de dos números binario de 16bits, A y B, en los visualizadores de siete segmentos HEX3 − 0, respectivamente. Los valores para A y B serán controlados mediante los interruptores SW7−0. Cuando se encienda el circuito, el estado de SW7−0 se memorizara en A al presionar el botón KEY1.El circuito debe de contar con una entrada activa en bajo que restablezca losvisualizadores a su estado inicial.

1. Cree un nuevo proyecto en Quartus II para implementar su diseño en la tarjeta DE0

2. Escriba el programa en VHDL que describa el circuito mencionado. Use el botón KEY0como reset activo bajo, y KEY0 como entrada de reloj para su circuito. Incluya el programa en su proyecto y compílelo.

3. Asigne los pines adecuados del FPGA para conectar los interruptores y visualizadores de siete segmentos a las entradas y salidas de su diseño.

4. Recompile el proyecto y programe la tarjeta DE0 con su diseño. 6. Compruebe la correcta operación de su circuito

Ejemplo 01:

Diseñar en VHDL, una compuerta norex

[pic 9]

[pic 10]

S= (a .b’ + a’. b)’

Ejemplo 02:

Diseñar en VHDL, un sistema que cumpla con

F=A'B'+B'C+AC'